• <nav id="gsyyw"><code id="gsyyw"></code></nav>
  • <menu id="gsyyw"></menu>
  • <menu id="gsyyw"><tt id="gsyyw"></tt></menu>
    <xmp id="gsyyw">
    <menu id="gsyyw"></menu>
    推荐期刊
    在线客服

    咨询客服 咨询客服

    客服电话:400-7890626

    咨询邮箱:hz2326495849@163.com

    电子论文

    基于iOS的高速存储电路设计与实现

    时间:2019年07月20日 所属分类:电子论文 点击次数:

    摘要:为了解决iOS移动设备外部存储器件传输速度及存储容量的问题,设计了一套适用iOS的外设高速存储电路。通过采用兼容USB2.0的数据高速传输和处理技术USB3.1标准,以提高传输速度;使用FlashRaid技术进行读写管理,将NAND和eMMCFlash芯片的数据并行传输和管

      摘要:为了解决iOS移动设备外部存储器件传输速度及存储容量的问题,设计了一套适用iOS的外设高速存储电路。通过采用兼容USB2.0的数据高速传输和处理技术USB3.1标准,以提高传输速度;使用FlashRaid技术进行读写管理,将NAND和eMMCFlash芯片的数据并行传输和管理技术进行集成,实现双Flash芯片同步读写的双通道数据高速传输与存储,并内置多种容错机制。实验结果表明,重新设计的高速存储电路可适应和扩展外设存储容量,还可提升读写速度,其在iOS端的读写速度达到25,16MB/s,实现了iOS移动设备外部存储高速传输与存储目的。

      关键词:数据采集;高速电路;NANDFlash;eMMCFlash;双通道

    中国集成电路

      0引言

      随着电子信息技术和移动互联网的快速发展,移动端的数据传输与存储成为日常通信领域中不可缺少的一个环节,消费者对移动端的信息传输与存储容量的需求也越来越大。iOS系统是由苹果公司开发的移动操作系统,是目前移动端主流系统之一,开发适用与iOS外接的高速大容量存储器件成为一种必然趋势。NANDFlash作为目前市场大部分的存储系统存储介质,具有非易失性、存储密度较大、功耗较低、可靠性较高等优点,已经逐渐成为当前存储技术研究和应用的热点[1-3]。

      但是单通道NANDFlash的数据存储容量小,很难满足现在移动端设备大容量存储的需求。针对以上问题,本文对iOS高速存储设备及其电路设计进行研究,设计能适应iOS系统的大容量、高速数据传输和存储方案。

      通过采用USB3.1高速数据传输技术,集成NAND和eMMC(embeddedmulltimediacard)Flash的双通道阵列技术,对存储系统进行系统结构的优化与调整,优化控制器的控制算法,提升高速存储设备传输带宽,实现芯片级FlashRaid0和Raid1管理,在扩展存储容量的同时,成倍提升数据读写速度。

      1NAND和eMMCFlash控制器及双通道控制技术

      NANDFlash是一种需要在外部加主控和电路设计才能实现数据读写的存储介质,eMMC的存储核心是NANDFlash,是在封装中集成了主控IC,在提供标准接口的同时管理闪存,简化了电路设计。采用双通道并行控制机制可显著提高存储容量和数据传输带宽。

      1.1NANDFlash芯片

      作为存储系统的核心部件,NANDFlash存储芯片的性能将直接决定整个存储系统的性能。NANDFlash芯片的存储单元由块和页组成,以页为单位进行存储和读取,其状态、数据和命令传输都通过8bit总线分时复用完成,NAND接口时序较复杂,需要NAND控制器来实现对NAND的控制,控制器和NAND存储器之间的共享总线称为通道,所以NAND控制器又称为通道控制器[4]。

      1.2eMMCFlash芯片

      eMMC采取同一MMC接口标准,将NAND和MMCController在BGA(ballgridarroy)芯片中封装。针对Flash的特征,其?橐寻現lash管理技术:错误探测和纠正、Flash平均擦写、坏块管理、掉电;さ萚5]。针对移动设备,将NANDFlash芯片和控制芯片设计成1颗MCP(multiplechippackage)芯片,该设计简化了内存储器使用,使其能以高吞吐率传输大型数据,同时可以兼顾小型随机数据的读写性能。eMMC结构由一个小型BGA封装嵌入式存储解决方案组成,其自带MMC接口、快闪存储器设备及主控制器,接口速度高达52MB/s,具有快速、可升级的性能[6]。

      1.3双通道并行控制机制

      由于目前NANDFlash的数据线与地址线复用,其中数据线为8bit,约能达到3MB/s的写入速度和25MB/s的读取速度,这样的低速数据传输效率明显无法满足现在的需求。目前,在采用多通道同时并行的控制操作时,将多片NANDFlash芯片的数据总线并行扩展,采用类似RAID的存储技术[7],可使存储器的读写带宽得到极大提升,双通道NANDFlash存储芯片组成的存储阵列架构。

      双通道并行控制机制中的存储目标由一片NANDFlash芯片,转变为两片并行复用的NANDFlash芯片,并通过FlashRaid0和Raid1管理,控制数据的写入、存储、容错等,最终形成双通道NANDFlash存储阵列结构,可使存储容量成倍扩增。同时,每个NANDFlash存储复用组采用的总线拓宽技术与NANDFlash阵列的并行流水控制技术,显著地提高了大容量存储系统的数据传输带宽。

      2基于iOS的双通道高速存储电路设计

      2.1芯片系统总体方案设计

      本设计所采用的芯片采取?榛斫邢低彻δ苌柚,使芯片具有高速传输、大容量存储、较强的可移植性、扩展性等功能。芯片的数据存储和管理使用eMMC5.1标准,且设计了多种容错机制,做到同时兼容Flash存储与外置TF(trans-flash)卡。此外,芯片内部封装电源管理?、SRAM和NorFlash,以节约布板空间,节省BOM成本,降低布板与生产难度。

      2.2NAND和eMMCFlash双通道高速存储电路设计

      本设计采用流水线方式,在双通道架构的通道内部使2个Flash芯片共用总线,在其中一片Flash芯片工作时,对另一片Flash芯片进行读、写等操作,在时间上实现数据总线的复用,缩短Flash阵列的等效操作时间,最大限度地减少单个Flash占用总线时间,使得Flash阵列整体读写速度得到提升[8-10]。

      2.2.1电路特性

      双通道存储电路中各电源的绝对最大额定参数。

      2.2.2启动和复位计时设计

      本研究中电路的设计,外部电路设计规则、启动和重置计时规则。其中:T1为从0~5V的5V电源轨道重置计时;T2为从0~2.7V的3.3V电源轨道重置计时;T3为延迟从5V电源到3.3V电源电压达到2.7V的时间;T4为从0~1.2V的1.2V电源轨道重置计时。

      2.2.3双通道电路设计

      为适用于移动iOS设备,保证用户体验,本研究中的双通道电路在设计时不使用外置电源,而是通过使用iOS设备所提供电源,降低电路功耗。VBUS为系统供电脚,电压通过Lightning接口获取iOS设备电池电压,芯片内置LDO(lowdropoutregulator)对外提供3.3V和1.8V稳压电源。Pin1和Pin两个终断模式GPIO(generalpurposeinputoutput)分别为iOS设备和PC连接检测脚,分别用于探测当前所连接设备,从而进入不同工作模式。

      I2C(interintegratedcircuit)接口用于连接身份认证芯片,提供iOS系统连接时所要求的身份确认与授权。EMMC_D0~EMMC_D7提供两路MMC接口,可以同时连接两路MMC设备,具体功能由固件来实现。

      3仿真及测试

      通过仿真器对双通道控制芯片设计方案进行FPGA仿真,再进行芯片封装。芯片封装了定制的精简指令集核心,以达到在高速处理数据的同时降低功耗的目的,且在系统内部封装高精度振荡器,以减少外围器件,降低总体BOM成本,减小产品PCB尺寸。

      3.1仿真

      为了验证电路设计的可靠性,采用ModelsimSE和Navos公司的Debussy软件作为软件仿真平台,验证本系统内关键的USB物理收发器(portphysicallayer,PHY)?、AES(advancedencryptionstandard)加解密?、SIE(serialinterfaceengine)?、eMMC接口?、高速51控制内核等关键?榈墓δ苡胄藕胖柿。最终采用基于XILINX公司的FPGA芯片XC7VX485T开发板作为本系统核心芯片的硬件仿真平台,进行芯片级仿真验证。仿真数据显示,芯片的信号输出质量高于目标设计。

      4结语

      集成NAND和eMMCFlash的双通道高速存储系统设计方法,采用具有高度并行性的多通道存储系统结构,利用通道间流水和通道内交织的两级并行访问方法,有效地减小了读取闪存延迟和编程时间对系统吞吐量的影响,改善了闪存系统存取性能,在经济效益、社会效益上都有很大提升,提高了集成电路行业的发展和产品的国际竞争力。

      参考文献:

      [1]LIT,LEIZ.ANovelMultipleDiesParallelNANDFlashMemoryControllerforHigh-SpeedDataStorage[C]//201713thIEEEInternationalConferenceonElectronicMeasurement&Instruments(ICEMI).Yangzhou:IEEE,2017:6-11.

      [2]CAIY,GHOSES,LUOYX,etal.VulnerabilitiesinMLCNANDFlashMemoryProgramming:ExperimentalAnalysis,Exploits,andMitigationTechniques[C]//2017IEEEInternationalSymposiumonHighPerformanceComputerArchitecture(HPCA).Austin:IEEE,2017:49-60.

      [3]李晴.高速大容量NANDFLASH存储系统的设计与实现[D].北京:北京理工大学,2015.LIQing.TheDesignandRealizationofaHighSpeedandLargeCapacityNANDFLASHStorageSystem[D].Beijing:BeijingInstituteofTechnology,2015.

      [4]周之丽.基于NandFlash的大容量存储装置的设计与研究[D].太原:中北大学,2015.ZHOUZhili.TheDesignandResearchofLarge-CapacityDeviceBasedonNandFlash[D].Taiyuan:NorthUniversityofChina,2015.

      相关刊物推荐:中国集成电路(月刊)创刊于1992年,是由中国信息产业部主管,中国半导体行业协会/集成电路设计分会主办的全国性专业电子刊物。自创刊以来,一直致力于IC市场应用分析,介绍先进的IC设计、制造、封装工艺和技术以及先进的组织形式和管理经验。在业界形成了一定影响和良好口碑,并随中国集成电路产业一同成长。

      

    天臣彩票注册|官网_首页